

TUTORIAL DE GRAVAÇÃO E OPERAÇÃO NA PLACA FPGA: MODULAÇÃO NRZ-L

1. PRÉ-REQUISITOS

Para a correta síntese física e gravação do circuito digital, constata-se os seguintes requisitos mínimos:

- * Placa de Desenvolvimento FPGA: Digilent Basys 3 (ou o modelo oficial adotado no laboratório).
- * Ambiente de Desenvolvimento: Xilinx Vivado Design Suite (Versão 2023.2 ou superior) com os pacotes de suporte da placa instalados.
- * Conectividade: Cabo USB-MicroB para alimentação e transmissão do JTAG.
- * Drivers de Comunicação: Drivers da Digilent/FTDI devidamente instalados no sistema operacional (geralmente inclusos na instalação padrão do Vivado).

2. SÍNTESE DO CIRCUITO

1. Abrir o projeto correspondente à modulação NRZ-L no Vivado através do arquivo de extensão ".xpr" localizado em: `modulacao_nrz_l_nrz_i_vhdl_fpga/nrz_l/vivado_project/`.
2. No painel de navegação esquerdo (Flow Navigator), localizar o grupo de ferramentas "Synthesis".
3. Clicar em "Run Synthesis". Caso surja uma janela de opções, selecionar as configurações padrão e clicar em OK.
4. Aguardar a conclusão do processo. Uma notificação no canto superior direito ("Synthesis Successful") confirmará o término sem erros.

3. IMPLEMENTAÇÃO DO HARDWARE

1. No painel de navegação esquerdo (Flow Navigator), localizar o grupo de ferramentas "Implementation".
2. Clicar em "Run Implementation".
3. O software executará o mapeamento tecnológico, o posicionamento (Place) e o roteamento (Route) dos blocos lógicos internos do FPGA com base nas restrições físicas descritas no arquivo de constraints (.xdc).
4. Aguardar o surgimento da janela de confirmação indicando que a implementação foi concluída com sucesso ("Implementation Successful").

4. GERAÇÃO DO BITSTREAM

1. No painel de navegação esquerdo (Flow Navigator), localizar o grupo de ferramentas "Program and Debug".
2. Clicar na opção "Generate Bitstream". Este processo converterá o circuito mapeado em um arquivo binário de configuração de hardware (nrz_l_modulator.bit).
3. Aguardar o processamento. Ao finalizar, selecionar a opção "Open Hardware Manager" na janela pop-up e clicar em OK (ou clicar diretamente em "Hardware Manager" no menu esquerdo).

5. CONEXÃO DA PLACA

1. Conectar a extremidade Micro-B do cabo USB à porta de programação/alimentação da placa FPGA Basys 3.
2. Conectar a outra extremidade do cabo a uma porta USB disponível no computador.
3. Certificar-se de que a chave seletora de energia da placa (geralmente identificada como POWER, próxima ao conector USB) esteja na posição "USB" e ligá-la.
4. No topo da janela do Hardware Manager do Vivado, clicar na barra verde na opção "Open Target" e selecionar "Auto Connect".
5. O Vivado identificará o hardware correspondente ao chip FPGA (ex: xc7a35t).

6. PROGRAMAÇÃO DO DISPOSITIVO (PROGRAM DEVICE)

1. Clicar com o botão direito sobre o dispositivo detectado na janela "Hardware" e selecionar "Program Device", ou clicar no botão "Program Device" localizado na barra de ferramentas superior.
2. Na janela que se abre, verificar se o campo "Bitstream file" está apontando automaticamente para o arquivo binário gerado na etapa 4 (localizado na subpasta de resultados da implementação).
3. Clicar no botão "Program" e aguardar o preenchimento da barra de progresso. O LED verde "DONE" na placa FPGA deverá acender, confirmando a gravação bem-sucedida.

7. MAPEAMENTO DE USO NA PLACA

O arquivo de restrições físicas (.xdc) do projeto foi configurado para interagir com os seguintes componentes da placa Basys 3:

- * Switches de Entrada (SW15 até SW0): Utilizados para definir o vetor estático de 16 bits de dados que será transmitido pelo modulador. O switch SW15 representa o Bit mais significativo (MSB) e o SW0 representa o Bit menos significativo (LSB). A posição para cima injeta nível alto ('1') e a posição para baixo injeta nível baixo ('0').
- * Botão de Reset (BTN - tipicamente o botão central ou inferior definido no arquivo .xdc): Utilizado para reiniciar a máquina de estados do modulador e zerar os contadores de tempo internos.
- * LED de Saída de Sinal (LD0): Apresenta em tempo real os pulsos elétricos resultantes da modulação Unipolar NRZ-L.
- * Interfaces de Expansão Ativas: Saída VGA e conectores PMOD mapeados para exibição e análise simultânea em monitores e osciloscópios externos.

8. COMO TESTAR E RESULTADOS ESPERADOS

Para validar o correto funcionamento da modulação em nível (NRZ-L) em hardware real, deve-se seguir o procedimento de teste abaixo:

1. Configurar os switches da placa na sequência de teste padrão: "1011001010101101" (SW15 para cima, SW14 para baixo, SW13 para cima, etc.).
2. Pressionar e soltar o botão de Reset para iniciar a transmissão síncrona dos dados guiada pelo clock gerado internamente pelo IP Clock Wizard.
3. Observação visual no LED de saída (LD0):
 - * Durante o processamento do primeiro bit (SW15 = '1'), o LED LD0 deve acender imediatamente em nível alto.
 - * Na transição para o segundo bit (SW14 = '0'), o LED LD0 deve apagar.
 - * Durante a sequência consecutiva de bits "11" (SW13 e SW12), o LED LD0 deve permanecer aceso continuamente durante os dois períodos inteiros de bit, sem apresentar cintilações ou retornos ao estado apagado no meio do intervalo.
4. Caso o monitor VGA esteja conectado, verificar a alteração correspondente das cores de tela coordenadas pelo padrão de sincronismo. No osciloscópio conectado ao PMOD, confirmar as transições elétricas associadas à amplitude do pulso NRZ-L.

